


کد کنترل

730

A



730A



صبح جمعه

۹۷/۱۲/۳

دفترچه شماره (۱)



جمهوری اسلامی ایران  
وزارت علوم، تحقیقات و فناوری  
سازمان سنجش آموزش کشور

«اگر دانشگاه اصلاح شود مملکت اصلاح می‌شود.»  
امام خمینی (ره)

آزمون ورودی دوره دکتری (نیمه‌متمرکز) - سال ۱۳۹۸

رشته مهندسی کامپیوتر - معماری سیستم‌های کامپیوتری  
کد (۲۳۵۵)

مدت پاسخ‌گویی: ۱۵۰ دقیقه

تعداد سؤال: ۴۵


عنوان مواد امتحانی، تعداد و شماره سؤالات

ردیف	مواد امتحانی	تعداد سؤال	از شماره	تا شماره
۱	مجموعه دروس تخصصی: مدار منطقی و معماری کامپیوتر - معماری کامپیوتر پیشرفته - VLSI پیشرفته	۴۵	۱	۴۵

استفاده از ماشین حساب مجاز نیست.

این آزمون نمره منفی دارد.

حق چاپ، تکثیر و انتشار سؤالات به هر روش (الکترونیکی و...) پس از برگزاری آزمون، برای تمامی اشخاص حقیقی و حقوقی تنها با مجوز این سازمان مجاز می‌باشد و با متخلفین برابر مقررات رفتار می‌شود.




۱۳۹۸

\* داوطلب گرامی، عدم درج مشخصات و امضا در مندرجات جدول ذیل، به منزله عدم حضور شما در جلسه آزمون است.

اینجانب ..... با شماره داوطلبی ..... در جلسه این آزمون شرکت می‌نمایم.

امضا:

۱- در مدار نشان داده شده در شکل زیر، اگر  $abcd$  به صورت  $0111 \rightarrow 0101$  تغییر کنند، چه نوع خطای لحظه‌ای (glitch) روی  $w$  و با چه مدتی اتفاق می‌افتد؟ (تأخیر هرگیت در ورودی ۵ نانوثانیه است و تغییر هر متغیر و وارون آن همزمان اتفاق می‌افتد).



- (۱) منفی، ۵
- (۲) منفی، ۱۰
- (۳) مثبت، ۵
- (۴) مثبت، ۱۰

۲- اگر رابطه بین توابع  $f_1$  و  $f_2$  و  $f_3$  به صورت زیر باشد، تابع  $f_3$  کدام است؟


$$f_1 = \prod M(1, 2, 4, 6, 7, 9, 10, 13, 14)$$

$$f_2 = \prod M(2, 3, 4, 6, 8, 10, 12, 13, 15)$$

$$f_3 = f_1 \oplus f_2$$



- (۱)  $\prod M(1, 3, 7, 8, 9, 12, 14, 15)$
- (۲)  $\prod M(0, 2, 4, 5, 6, 10, 11, 13)$
- (۳)  $\sum m(0, 2, 4, 5, 6, 10, 11, 14, 15)$
- (۴)  $\sum m(1, 3, 7, 8, 9, 12, 14, 15)$

۳- مدار زیر چه دنباله‌ای از اعداد خروجی را تولید می‌کند؟



- (۱) ۰, ۴, ۲, ۱, ۵, ۳
- (۲) ۰, ۴, ۲, ۱, ۶, ۵, ۳
- (۳) ۰, ۷, ۲, ۱, ۵, ۳
- (۴) ۰, ۷, ۲, ۱, ۶, ۳, ۵

۴- مدار سطح گیت به همراه ماشین حالت داده شده را در نظر بگیرید.  $Logic_0$  کدام گزینه است؟



(۱)  $s_1s_0 + s_0A$

(۲)  $s_1s_0 + s_1A$

(۳)  $s_1s_0 + s_1\bar{A}$

(۴)  $s_1s_0 + \bar{s}_1A$

۵- عبارت  $ab + b'd'$  ساده شده عبارت  $f(a,b,c,d) = a'b'c'd' + ab'd' + abc'$  است. حداقل چند مینترم


بی اهمیت چهار متغیری برای این تابع وجود دارد؟

(۱) ۲

(۲) ۳

(۳) ۴

(۴) ۵



۶- مینترم‌های مدار زیر کدام است؟


(۱)  $m(0,1,3,6)$

(۲)  $m(0,2,3,6,7)$

(۳)  $m(0,2,4,5,7)$

(۴)  $m(0,2,4,6,7)$

۷- در شکل زیر، در صورتی که  $f(a,b,c,d) = \sum m(0,1,7,9,11,13,14)$  باشد،  $I_3$  کدام است؟




(۱)  $c + d$

(۲)  $(c + d)'$

(۳)  $cd + c'd'$


(۴)  $c'd + cd'$

۸- مدار داده شده یک مدار تشخیص دنباله است. با فرض شروع از حالت اولیه ۰۰، وقوع چه دنباله‌ای در ورودی، خروجی را یک می‌کند؟



- (۱) ۱۰۰
- (۲) ۰۱۱
- (۳) ۱۰۱
- (۴) ۱۱۰

۹- مدار زیر به کمک یک ROM با حجم ۳۲×۷، اعداد باینری ۶ بیتی را به نمایش BCD دو رقمی تبدیل می‌کند، محتویات آدرس ۱۰ و ۶۰ از حافظه ROM به ترتیب از راست به چپ کدام است؟



- (۱) ۰۰۰۱۱۰۰ - ۰۰۰۰۱۰۰
- (۲) ۰۰ ۱۱۰۰۰۰ - ۰۱۰۰۰۰۰
- (۳) ۰۱۱۰۰۰۰ - ۰۰۰۱۰۰۰
- (۴) ۱۱۰۰۰۰۰ - ۰۰۱۰۰۰۰

۱۰- فرض کنید خروجی تابع  $n$  ورودی  $F$ ، تنها در صورتی '۱' می‌شود که حداقل یکی از ورودی‌های آن '۱' و حداقل یکی از ورودی‌ها '۰' باشد. برای تابع چهار ورودی  $F(w, x, y, z)$ ، معادله خروجی کدام است؟

- (۱)  $wx' + yz' + w'z + xy'$
- (۲)  $wy' + x'z + w'z + xy$
- (۳)  $xy' + y'z + w'z + x'y$
- (۴)  $xy' + wy' + yz' + w'x$


۱۱- با فرض داشتن دستورات ۲ آدرس و تعداد opcode برابر ۱۵۰ و حافظه‌ای ۱ مگابایتی، به ترتیب تعداد بیت‌های ثبات‌های داخلی و طول دستورات کدام است؟ (آدرس‌دهی به حافظه از طریق ثبات‌های داخلی به تعداد ۶۴ تا است که در کلمه دستور مشخص شده است.)

- (۱) ۲۰ ، ۲۰
- (۲) ۲۰ ، ۶
- (۳) ۱۹ ، ۲۰
- (۴) ۱۶ ، ۱۲

۱۲- فرض کنید متوسط نرخ ارسال درخواست توسط یک دستگاه I/O تا زمان سرکشی (Polling) پردازنده به آن،  $100\text{Hz}$  باشد. سرکشی به دستگاه نیازمند  $10000$  سیکل و فرکانس کاری پردازنده  $1$  گیگاهرتز است. با فرض متوازن بودن توزیع زمانی درخواست‌های I/O، چند درصد از سیکل‌های اجرایی پردازنده صرف عمل سرکشی خواهد شد؟

- (۱)  $0.05$   
 (۲)  $0.1$   
 (۳)  $0.2$   
 (۴)  $0.3$

۱۳- یک جمع کننده  $16$  بیتی مطابق شکل زیر از اتصال  $4$  جمع کننده  $4$  بیتی CLA (Carry Lookahead Adder) تشکیل شده است. اگر زمان تأخیر هر گیت منطقی AND، OR و NOT را یک  $\Delta$  بدانیم، مشخص کنید تأخیر رقم نقلی خروجی جمع کننده  $C_{16}$  چه تأخیری نسبت به زمان عرضه داده‌ها به ورودی دارد؟



- (۱)  $12\Delta$   
 (۲)  $11\Delta$   
 (۳)  $10\Delta$   
 (۴)  $9\Delta$

۱۴- مکمل  $2$  و مکمل  $10$ ، عدد دهدهی  $5687$  به ترتیب در نمایش مبنای  $16$  و مبنای  $10$  کدام است؟

- (۱)  $(E9\ c8)_{16} \cdot (54\ 22)_{10}$   
 (۲)  $(E9\ c8)_{16} \cdot (54\ 23)_{10}$   
 (۳)  $(E9\ c9)_{16} \cdot (43\ 13)_{10}$   
 (۴)  $(E9\ c9)_{16} \cdot (43\ 12)_{10}$

۱۵- یک نمایش ممیز شناور با قالب زیر داده شده است:

S: بیت علامت (۱ بیت)

E: بیت نما که به صورت مکمل  $2$  نمایش داده می‌شود (۴ بیت)

F: قسمت اعشاری مانتیس =  $1.F$  (F: ۱۱ بیت)

به ترتیب کوچکترین و بزرگترین عدد مثبت کدام است؟

- (۱)  $2^8, 2^{-8}$   
 (۲)  $(2 - 2^{-11})2^7, 2^{-8}$   
 (۳)  $(2 - 2^{-11})2^8, 2^{-7}$   
 (۴)  $(2 - 2^{-11})2^7, 2^{-7}$

۱۶- در یک کامپیوتر با مشخصات جدول زیر، ۵۰٪ از دستورات Integer به اجرای یک دستور Load و یک دستور Store نیاز داشتند. حال دستور جدید ترکیبی با تعداد کلاک ۵ به مجموعه دستورات اضافه کردیم تا جایگزین آن نوع دستورات باشد. متوسط تعداد کلاک هر دستور (CPI) در حالت جدید کدام است؟

نوع دستور	درصد از کل دستورات	تعداد کلاک
Load	۲۰	۳
Store	۲۰	۳
Floating Point	۲۰	۱۰
Integer	۳۰	۵
Jump	۱۰	۲

(۱) ۵/۴

(۲) ۴/۴

(۳) ۴/۸۸

(۴) ۴/۹

۱۷- نرخ برخورد (Hit ratio) برای حافظه نهان و حافظه اصلی در یک سیستم رایانه‌ای شامل این دو حافظه و هارد دیسک، به ترتیب زیر همراه با زمان‌های دسترسی هر یک داده شده است:

$$h_c = 0.95, t_c = 1 \text{ ns}$$

$$h_{mm} = 0.9, t_{mm} = 10 \text{ ns}$$

$$t_D = 0.1 \text{ ms}$$

زمان متوسط دسترسی به حافظه در این سیستم چند نانوثانیه است؟






(۱) ۱۱

(۲) ۱/۴


(۳) ۱۰/۴

(۴) ۵۰/۴

۱۸- کدام مورد شکل مربوط به تبادل داده بین یک فرستنده و گیرنده اطلاعات است؟



۱۹- بلوک زیر چه عملیاتی را انجام می دهد؟



(۱) یک مدار مقایسه کننده یک بیتی است.

(۲) یک مدار جمع کننده و تفریق کننده یک بیتی است.

(۳) یک ALU یک بیتی است و چهار عمل  $A+B$ ,  $A+\bar{B}$ ,  $A \wedge B$ ,  $A \vee B$  را انجام می دهد.

(۴) یک ALU یک بیتی است و چهار عمل  $A+B$ ,  $A-B$  به کمک مکمل ۲،  $A \wedge B$ ,  $A \vee B$  را انجام می دهد.

۲۰- یک پشته (Stack) داریم که از آدرس های بالا (مثلاً ffff) به سمت پایین پر می شود و بالعکس خالی می گردد.

مشخص کنید دستورات **Push Ax** و **Pop Bx** با کدام گزاره ها تناسب دارند؟ (SP اشاره گر پشته است)

Push Ax	$M[SP] \leftarrow Ax$
Pop Bx	$Bx \leftarrow M[SP]$

(۲)

Push Ax	$SP \leftarrow SP + 2$ $M[SP] \leftarrow Ax$
Pop Bx	$Bx \leftarrow M[SP]$ $SP \leftarrow SP - 2$

(۱)

Push Ax	$M[SP] \leftarrow Ax$ $SP \leftarrow SP + 2$
Pop Bx	$SP \leftarrow SP - 2$ $Bx \leftarrow M[SP]$

(۴)

Push Ax	$SP \leftarrow SP - 2$ $M[SP] \leftarrow Ax$
Pop Bx	$Bx \leftarrow M[SP]$ $SP \leftarrow SP + 2$

(۳)

۲۱- در خصوص پردازنده های ابر عددی (Superscaler) امروزی کدام مورد درست است؟

(۱) اجرای خارج از ترتیب و گمانی توسط کامپایلر تعیین می گردد.

(۲) اجرای خارج از ترتیب و ثبت نتایج ثباتها خارج از ترتیب نیز انجام می شود.

(۳) اجرای حدس و گمانی و خارج از ترتیب انجام می شود ولی نتایج به صورت ترتیب مذکور در برنامه در ثباتها ذخیره می شود.

(۴) اجرای حدس و گمانی و خارج از ترتیب انجام می شود ولی فقط در برخی حالتها نتایج خارج از ترتیب در ثباتها ذخیره می شود.

۲۲- مزیت و کاستی نگاشت انجمن مجموعه‌ای (Set associative mapping) حافظه نهان نسبت به نگاشت مستقیم کدام است؟

- (۱) مزیت: امکان بیشتر یافتن جا در مجموعه‌های حافظه نهان برای بلوک‌های حافظه اصلی کاستی: پیچیده‌تر شدن جابه‌جایی و جایگزینی بلوک‌ها در هر مجموعه
  - (۲) مزیت: داشتن فضای بیشتر ذخیره‌سازی داده‌های پرمصرف کاستی: کاهش نرخ برخورد
  - (۳) مزیت: افزایش احتمال جایابی در حافظه نهان کاستی: کاهش نرخ برخورد
  - (۴) مزیت: افزایش نرخ برخورد کاستی: کاهش تعداد بلوک‌های قربانی
- ۲۳- برنامه زیر داده شده است:

$$I_1 : R_1 \leftarrow R_1 + R_2$$

$$I_2 : R_3 \leftarrow R_4 + R_2$$

$$I_3 : R_4 \leftarrow R_1 - R_5$$

$$I_4 : R_1 \leftarrow R_4 + R_6$$

اگر بخواهیم تا حد امکان همه دستورات  $I_1$  تا  $I_4$  را موازی اجرا کنیم با چه مخاطره‌هایی (Hazards) مواجه می‌شویم؟ مخاطرات شامل موارد مقابل است:

$$\left( \begin{array}{l} \text{RAW : Read after write} \\ \text{WAR : Write after Read} \\ \text{WAW : Write after write} \end{array} \right)$$

(۱)  $(I_2, I_1)$  و  $(I_4, I_3)$  مخاطره RAW،  $(I_4, I_1)$ ،  $(I_3, I_2)$  و  $(I_4, I_3)$  مخاطره WAR و  $(I_4, I_1)$  مخاطره WAW دارند.

(۲)  $(I_2, I_1)$  و  $(I_4, I_3)$  مخاطره WAR،  $(I_4, I_1)$ ،  $(I_4, I_2)$  و  $(I_4, I_3)$  مخاطره RAW و  $(I_4, I_1)$  مخاطره WAW دارند.

(۳)  $(I_2, I_1)$  مخاطره RAW،  $(I_4, I_3)$  مخاطره WAR و  $(I_2, I_1)$  مخاطره WAW دارند.

(۴)  $(I_1, I_3)$  مخاطره WAR،  $(I_4, I_1)$  مخاطره WAW و  $(I_4, I_3)$  مخاطره RAW دارند.

۲۴- یک پیش‌بینی کننده انشعاب پویا با تاریخچه یک بیت برای هر انشعاب شرطی موجود است. در صورتی که عملکرد یک دستور انشعاب شرطی در ۱۰ تکرار متوالی به صورت (از چپ به راست):

T, T, T, NT, NT, NT, T, T, NT, NT

و وضعیت اولیه پیش‌بینی کننده به صورت عدم پرش باشد، درصد پیش‌بینی صحیح برای این انشعاب در توالی ذکر شده کدام است؟

(۱) ۴۰٪

(۲) ۶۰٪

(۳) ۷۰٪

(۴) ۸۰٪



۲۵- فرض کنید ماتریس زیر به صورت سطری در حافظه اصلی ذخیره شده است و هر عنصر این ماتریس یک عدد ۴ بایتی است. با فرض این که آدرس‌های حافظه اصلی ۸ بیتی هستند و از یک حافظه نهان با اندازه ۳۲ بایت با نگاشت مستقیم و اندازه بلوک ۱۶ بایت استفاده می‌شود، دسترسی به عناصر زیر (از چپ به راست) چه تعداد برخورد (H) و فقدان (M) در حافظه نهان ایجاد می‌کند؟

$$\bar{A}_{02}, A_{10}, A_{11}$$

$$A = \begin{pmatrix} A_{00} & A_{01} & A_{02} \\ A_{10} & A_{11} & A_{12} \end{pmatrix}$$

$$H=3, M=0 \quad (1)$$

$$H=0, M=3 \quad (2)$$

$$H=2, M=1 \quad (3)$$

$$H=1, M=2 \quad (4)$$

۲۶- یک پایپ‌لاین ۴ طبقه مطابق جدول رزرواسیون زیر کارها را انجام می‌دهد. مشخص کنید حداکثر سرعت عملی و نظری به ترتیب (از راست به چپ) برابر کدام است؟

طبقات	۱	۲	۳	۴	۵	۶	۷
$S_1$	x						
$S_2$		x	x	x		x	
$S_3$				x	x		x
$S_4$						x	

$$\frac{1op}{3\ clock} \cdot \frac{1op}{4\ clock} \quad (1)$$

$$\frac{1op}{1\ clock} \cdot \frac{1op}{5\ clock} \quad (2)$$

$$\frac{1op}{4\ clock} \cdot \frac{1op}{5\ clock} \quad (3)$$

$$\frac{1op}{4\ clock} \cdot \frac{1op}{4\ clock} \quad (4)$$

۲۷- در یک فوق مکعب (Hypercube) ۷ بعدی، قطر، تعداد گره‌های شبکه و درجه هر گره به ترتیب (از راست به چپ) کدام است؟

$$6, 128, 6 \quad (1)$$

$$6, 49, 7 \quad (2)$$

$$7, 128, 7 \quad (3)$$

$$7, 98, 8 \quad (4)$$

۲۸- برنامه‌ای روی یک پردازنده ظرف مدت ۱۰۰ ثانیه اجرا می‌شود که ۱۰ ثانیه آن صرف کارهایی می‌شود که حتماً باید به صورت ترتیبی اجرا گردد. مشخص کنید اجرای این برنامه با ۴ پردازنده چند ثانیه طول می‌کشد و حداکثر تسریع (S) قابل حصول با بیشترین تعداد پردازنده کدام است؟ (n تعداد پردازنده است)

(۱) ۲۵ ثانیه،  $S = n$

(۲) ۲۵ ثانیه،  $S = ۱۰$

(۳) ۳۲/۵ ثانیه،  $S = n$

(۴) ۳۲/۵ ثانیه،  $S = ۱۰$

۲۹- یک خط لوله را در نظر بگیرید که طبقات زیر را دارد:

- واکنشی دستور (IF)

- رمزگشایی دستور (ID)

- اجرا (Ex)

- پس‌نویسی (WB)

فرض کنید در هر طبقه یک واحد عملیاتی وجود دارد و کار هر طبقه در یک سیکل انجام می‌شود به جز واحد اجرا که در دو سیکل اجرا می‌گردد. با فرض این که دستورات در مرحله پس‌نویسی (write-back) می‌توانند عملوندها را بخوانند، اجرای ۳ دستور زیر با فرض اینکه روانه‌سازی داخلی (Internal forwarding) بین طبقات وجود دارد چند سیکل به طول می‌انجامد؟

ADD  $R_1, R_2$  ( $R_1 \leftarrow R_1 + R_2$ )

LOAD  $R_2, A$  ( $R_2 \leftarrow \text{mem}(A)$ )

ADD  $R_2, R_1$  ( $R_2 \leftarrow R_2 + R_1$ )

(۱) ۱۰

(۲) ۹

(۳) ۸

(۴) ۷


۳۰- فرض کنید بخواهیم یک حافظه نهان را به کمک فناوری SRAM پیاده‌سازی کنیم. ظرفیت این حافظه نهان ۸ کیلوبایت و از نوع انجمنی - مجموعه ۲ راهه (۲-way set - associative) با بلوک‌هایی به اندازه ۶۴ بایت است. اگر سیاست نوشتن از نوع نوشتن سراسری (Write-through) باشد و برای پیاده‌سازی سیاست جایگزینی (replacement policy) از روش LRU با ۱ بیت برای هر بلوک یا خط استفاده کنیم، چه تعداد بیت SRAM بدین منظور نیاز خواهد بود؟ (فرض کنید معماری از آدرس‌دهی بایت استفاده کند و آدرس‌ها ۳۲ بیتی باشند)

(۱) ۲۶۸۸

(۲) ۱۰۸۸۰

(۳) ۶۵۵۳۵

(۴) ۶۸۲۲۴



۳۱- مشخص کنید شکل داده شده چه محاسبه‌ای انجام می‌دهد؟

توضیح:  $i$ : واحد تأخیر  $i$  کلاک

هر جمع کننده یک پایپ لاین ۴ طبقه دو ورودی و یک خروجی است:

$$(1) \quad b(j) = a(i) + a^2(i-4)$$

$$(2) \quad b(j) = a(i-4) + a(i-8)$$

$$(3) \quad b(j) = a(i) + a(i-1) + (i-2) + a(i-3)$$

$$(4) \quad b(j) = a(i-8) + a(i-9) + a(i-10) + a(i-11)$$

۳۲- مشخص کنید در یک توری مدور دو بعدی که در هر ردیف ۸ پردازنده دارد، به ترتیب هر گره با چند گره همسایه است و اگر شبکه را به دو نیمه تقسیم، کنیم چند یال از مقطع مزبور (Bisection width) عبور می‌کند؟

(۱) ۱۶، ۴

(۲) ۱۶، ۶

(۳) ۸، ۸

(۴) ۸، ۱۶

۳۳- در پروتکل همسان سازی حافظه نهان (MESI (Cache consistency) مشخص کنید وقتی بلوکی را تغییر می‌دهیم، کدام گزاره درست است؟

(۱) به وضعیت M می‌رویم و دیگران به وضعیت S می‌روند.

(۲) به وضعیت E می‌رویم و دیگران مقدار خود را بی‌اعتبار می‌سازند.

(۳) اگر دیگران از آن مقدار دارند، به همه آن‌ها خبر می‌دهیم تا مقدار جدید را بگیرند و همگی به وضعیت S می‌رویم.

(۴) سایر پردازنده‌های دارای آن مقدار در حافظه نهان خود، آن را بی‌اعتبار می‌سازند و ما به وضعیت M می‌رویم.

۳۴- فرض کنید یک پایپ لاین ۴ طبقه و داده‌های  $a_i$  و  $b_i$  را از سیستم حافظه‌ای مشتمل بر ۶ پیمانه  $M_0$  تا  $M_5$  دریافت و مقدار  $C_i$  را حساب می‌کند و در حافظه می‌نویسد.  $a_i$ ،  $b_i$  و  $c_i$  در پیمانه  $M_{i \bmod 6}$  قرار دارند (یعنی  $a_0$ ،  $b_0$  و  $c_0$  در  $M_0$ ،  $a_1$ ،  $b_1$  و  $c_1$  در  $M_1$  و الی آخر). مشخص کنید اگر پایپ لاین مزبور بخواهد بدون وقفه داده‌ها را از حافظه بخواند و نتیجه را در حافظه مربوط بنویسد، کدام گزاره درست است؟ (هر خواندن یا نوشتن در حافظه یک کلاک طول می‌کشد).

(۱) باید یک واحد تأخیر در ورودی  $a$  پایپ لاین و دو واحد تأخیر در خروجی آن قرار گیرد.

(۲) باید دو واحد تأخیر در ورودی  $a$  و یک واحد تأخیر در خروجی  $C$  پایپ لاین اضافه کرد.

(۳) هیچ واحد تأخیری در ورودی پایپ لاین لازم نیست ولی یک واحد تأخیر در خروجی آن لازم است.

(۴) هیچ واحد تأخیری در خروجی پایپ لاین لازم نیست ولی دو واحد تأخیر در ورودی  $a$  لازم است.

۳۵- فرض کنید ۶۴ عدد داریم که هر کدام روی یک پردازنده قرار دارد. پردازنده‌ها می‌توانند طبق یک همبندی درختی دودویی با هم ارتباط برقرار کنند. (هر ارتباط  $10ns$  و هر جمع  $1ns$  طول می‌کشد) جمع این اعداد در این معماری چند نانوثانیه طول می‌کشد؟

(۲) ۵۶

(۱) ۱۶

(۴) ۶۶

(۳) ۶۳

۳۶- کدام مورد در خصوص واریسی گوشه‌های طراحی (design corner) درست است؟

- (۱) برای محاسبه محدودیت حداکثر توان پویا، ولتاژ و دما باید در گوشه گند فرض شوند.
- (۲) برای استخراج ویژگی‌های زمانی محافظه‌کارانه، دما باید در گوشه گند و سیم‌ها در گوشه نوعی (Typical) فرض شوند.
- (۳) برای محاسبه محدودیت زمان نگاه‌داشت (hold time)، سیم‌ها باید در گوشه گند و ترانزیستورها باید در گوشه سریع فرض شوند.
- (۴) برای محاسبه محدودیت حداکثر توان ناشی از جریان زیرآستانه، دما باید در گوشه گند و ترانزیستورها باید در گوشه سریع فرض شود.


۳۷- گیت داده شده را در نظر بگیرید. اگر  $B = 0$ ،  $D = 0$  و  $C = 1$  باشد، تأخیر انتشار (Propagation delay) گیت هنگام تغییر مقدار ورودی A از 0 به 1 با استفاده از مدل المور چند پیکوتانیه خواهد بود؟ (اعداد نوشته شده مقابل هر ترانزیستور عرض ترانزیستور را نشان می‌دهد).

$$L_{\min} = 100\text{nm}, C_g = 2 \frac{\text{fF}}{\mu\text{m}}, C_d = 1/5 \frac{\text{fF}}{\mu\text{m}}, R_p = 20 \frac{\text{k}\Omega}{\square}, R_n = 10 \frac{\text{k}\Omega}{\square}, C_{\text{out}} = 12\text{fF}, \ln(2) = 0.7$$



۳۸- مالتی پلکسر دو-ورودی زیر را در نظر بگیرید. فرض کنید جریان نشتی برابر  $\frac{w}{L} I_e \left( \frac{-|V_T|}{2 \times 25\text{mV}} \right)$  باشد. زمانی که هر سه ورودی صفر ولت باشند، توان ایستای مصرف شده برابر چند نانو وات خواهد بود؟ (اعداد نوشته شده مقابل ترانزیستورها عرض ترانزیستور مربوطه را نشان می‌دهد و طول همه ترانزیستورها  $100\text{nm}$  است. از تمامی خازن‌ها به‌جز خازنی که در شکل نمایش داده شده است صرف نظر کنید و از جریان shoot-through نیز صرف نظر کنید).

$$(I_{\text{NMOS}} = 4\mu\text{A}, I_{\text{PMOS}} = 2\mu\text{A}, V_{\text{DD}} = 1.5\text{V}, V_{\text{TN}} = |V_{\text{TP}}| = 0.25\text{V}, e^{-5} = 0.0067)$$



۳۹- اندازه خازن یک حافظه DRAM یک ترانزیستوری برابر  $70$  فمتو فاراد است. ولتاژ منبع تغذیه برابر  $2/3$  ولت و ولتاژ آستانه برابر  $0/3$  ولت است. کمینه مقدار مجاز در حالت خروجی یک، برابر  $1/8$  ولت است. هنگامی که ترانزیستور دسترسی خاموش است، جریان نشتی معادل حدود  $5$  نانوآمپر، خازن را تخلیه می‌کند. بیشینه زمان تجدید (Refresh) این حافظه چند میکروثانیه است؟






(۱)  $2/5$

(۲)  $2/8$


(۳)  $3/2$

(۴)  $7$

۴۰- مدار معادل نمودار میله‌ای زیر کدام است؟



۴۱- در مدار شکل زیر با فرض اینکه دوره تناوب کلاک  $50\text{ns}$ ، تأخیر کلاک به خروجی فلیپ فلاپها  $2\text{ns}$  و **Clock skew** برابر با  $1\text{ns}$  است. حداکثر **Setup time** برای عملکرد صحیح مدار کدام است؟  $\mu_n = 2\mu_p$  (اعداد داخل گیتها عرض ترانزیستور معادل در هر ورودی است).




- (۱) ۱۷
- (۲) ۱۰
- (۳) ۹
- (۴) ۱

۴۲- مدار زیر را با تأخیرهای ذکر شده در نظر بگیرید:

(  $T_{\text{clk}} = 10\text{ns}$ ,  $T_{\text{clk-q}} = 1\text{ns}$ ,  $T_{\text{hold}} = 2/5\text{ns}$ ,  $\text{Delay}_{\text{buffer}} = 2\text{ns}$ ,  $T_{\text{setup}} = 1\text{ns}$  )


برای آنکه مدار به درستی عمل کند تأخیر کمینه و بیشینه منطق A کدام است؟



- (۱)  $0.5 < \tau < 7$
- (۲)  $2/5 < \tau < 7/5$
- (۳)  $2/5 < \tau < 9$
- (۴)  $2/5 < \tau < 10$

۴۳- مدار زیر را در نظر بگیرید. فرض کنید اندازه همه ترانزیستورها  $\frac{W}{L} = \frac{0.5\mu\text{m}}{0.25\mu\text{m}}$  است. فرکانس ورودی

$100\text{MHz}$  است و  $\Pr(A=1) = \Pr(B=1) = \Pr(c=1) = 0.5$ ، مقدار توان پویا برابر چند میکرووات است؟




- (۱) ۴/۳
- (۲) ۵/۸
- (۳) ۹/۴
- (۴) ۱۵/۱

۴۴- نمودار مشخصه انتقال یک وارونگر (NOT) شبه nMos به صورت زیر است. کدام مورد نسبت  $\frac{(\frac{W}{L})_p}{(\frac{W}{L})_n}$  را به

درستی نشان داده است؟

$$V_{DD} = \Delta V_{tn} = -\Delta V_{tp} = \Delta V$$

$$\mu_n = 2\mu_p$$



- (۱)  $\frac{2}{3}$
- (۲)  $\frac{3}{2}$
- (۳)  $\frac{1}{2}$
- (۴)  $\frac{2}{3^7}$


۴۵- در مدار زیر یکی از فلیپ فلاپ‌ها با لبه بالارونده و سایر فلیپ فلاپ‌ها با لبه پایین رونده فعال می‌شوند. با در نظر گرفتن تاخیر گیت‌های AND و OR برابر با ۵ نانوثانیه و تاخیر گیت NOT برابر با ۲ نانوثانیه و اطلاعات زمانی مربوط به فلیپ فلاپ‌ها در زیر، مقدار ماکزیمم فرکانس کاری مدار چند مگاهرتز است؟

اطلاعات زمانی فلیپ فلاپ‌ها:

$$T_{\text{setup}} = 3 \text{ ns}$$

$$T_{\text{hold}} = 3 \text{ ns}$$

$$T_{\text{clock-q}} = 4 \text{ ns}$$



- (۱) ۴۳
- (۲) ۵۰
- (۳) ۵۹
- (۴) ۶۶





## کلید اولیه آزمون دکترای سال 1398

## کلید اولیه آزمون دکترای سال 1398

به اطلاع داوطلبان شرکت کننده در آزمون دکترای سال 1398 می‌رساند، این کلید اولیه غیر قابل استناد است و پس از دریافت نظرات داوطلبان و صاحب نظران، کلید نهایی سوالات تهیه و بر اساس آن کارنامه داوطلبان استخراج خواهد شد. در صورت تمایل می‌توانید حداکثر تا تاریخ 1397/12/15 با مراجعه به سیستم پاسخگویی اینترنتی به نشانی request.sanjesh.org و تکمیل فرم بررسی کلید سوالات آزمون دکترای سال 1398 اقدام نمایید. لازم به ذکر است نظرات داوطلبان فقط از طریق اینترنت و فرم مربوطه دریافت خواهد شد و به موارد ارسالی از طریق دیگر رسیدگی نخواهد شد.

عنوان دفترچه	نوع دفترچه	شماره پاسخنامه	گروه امتحانی
مهندسی کامپیوتر-معماری سیستم های کامپیوتری	A	1	فنی و مهندسی

شماره سوال	گزینه صحیح	شماره سوال	گزینه صحیح
1	2	31	4
2	1	32	1
3	1	33	4
4	4	34	1
5	2	35	4
6	3	36	4
7	4	37	4
8	3	38	3
9	4	39	2
10	1	40	3
11	1	41	3
12	2	42	1
13	4	43	3
14	3	44	1
15	2	45	2
16	3		
17	4		
18	1		
19	3		
20	3		
21	3		
22	1		
23	1		
24	2		
25	4		
26	3		
27	3		
28	4		
29	2		
30	4		

خروج